跳至内容

杨红光的个人博客空间

FPGA历程-每天学一点

  • 首页
  • 博客
    • verilog
    • vivado
    • hls
    • vitis
    • 图像处理
    • 其他
  • 生活记录
  • 资源搜集
  • 联系
  • 关于

分类： FPGA

发布于2022年1月15日2022年1月21日

集创赛（1）——-PAL制了解

继续阅读“集创赛（1）——-PAL制了解”

发布于2022年1月3日2022年1月3日

axi vdma（1）

继续阅读“axi vdma（1）”

发布于2021年12月31日2022年1月2日

小技巧之axi smartconnection和axi interconnection对比分析

继续阅读“小技巧之axi smartconnection和axi interconnection对比分析”

发布于2021年12月31日2021年12月31日

添加AXI4的ip核方式

继续阅读“添加AXI4的ip核方式”

发布于2021年4月14日

ultra96 v2通过局域网连接开发板

继续阅读“ultra96 v2通过局域网连接开发板”

搜索

归档

  • 2025 年 2 月
  • 2022 年 1 月
  • 2021 年 12 月
  • 2021 年 4 月
  • 2021 年 3 月
  • 2021 年 2 月

分类

  • FPGA (5)
  • hls (3)
  • ubuntu (1)
  • verilog (1)
  • vitis (2)
  • Vitis AI (1)
  • vivado (6)
  • 其他 (4)
  • 函数 (3)
  • 生活记录 (4)
  • 资源搜集 (1)
  • 集创赛 (1)

近期文章

  • 一场秋雨一场寒，半载年华一勺梦
  • 集创赛（1）——-PAL制了解
  • axi vdma（1）
  • 小技巧之axi smartconnection和axi interconnection对比分析
  • block memory generator 模块
  • github
  • xilinx
冀ICP备2021002028号-1