跳至内容

杨红光的个人博客空间

FPGA历程-每天学一点

  • 首页
  • 博客
    • verilog
    • vivado
    • hls
    • vitis
    • 图像处理
    • 其他
  • 生活记录
  • 资源搜集
  • 联系
  • 关于
向下滚动到内容

文章

发布于2021年3月10日2021年3月10日

vitis2020.2安装、环境搭建及pedalinux配置

继续阅读“vitis2020.2安装、环境搭建及pedalinux配置”

发布于2021年3月3日2021年3月3日

梦还在,继续前行

继续阅读“梦还在,继续前行”

发布于2021年3月3日

ZYNQ芯片开发流程

继续阅读“ZYNQ芯片开发流程”

发布于2021年3月3日2021年3月3日

vivado–AXI接口

继续阅读“vivado–AXI接口”

发布于2021年3月3日2021年3月3日

verilog基础知识

继续阅读“verilog基础知识”

发布于2021年2月26日2021年3月3日

ALINX技术专栏

继续阅读“ALINX技术专栏”

发布于2021年2月26日2021年3月3日

世界,您好!

欢迎使用WordPress。这是您的第一篇文章。编辑或删除它,然后开始写作吧!

文章分页

上一页 页 1 页 2 页 3

搜索

归档

  • 2025 年 2 月
  • 2022 年 1 月
  • 2021 年 12 月
  • 2021 年 4 月
  • 2021 年 3 月
  • 2021 年 2 月

分类

  • FPGA (5)
  • hls (3)
  • ubuntu (1)
  • verilog (1)
  • vitis (2)
  • Vitis AI (1)
  • vivado (6)
  • 其他 (4)
  • 函数 (3)
  • 生活记录 (4)
  • 资源搜集 (1)
  • 集创赛 (1)

近期文章

  • 一场秋雨一场寒,半载年华一勺梦
  • 集创赛(1)——-PAL制了解
  • axi vdma(1)
  • 小技巧之axi smartconnection和axi interconnection对比分析
  • block memory generator 模块
  • github
  • xilinx
冀ICP备2021002028号-1